要编写makefile文件，需要了解make工具和Makefile语法。Make是一个自动化构建工具，它可以自动化执行编译、链接、测试等操作，使得项目的构建过程更加高效和可靠。Makefile是一个文本文件，它包含了一系列规则，用于描述如何编译和链接程序。
下面是一个简单的Makefile示例：
# 定义编译器和编译选项
CC = gcc
CFLAGS = -Wall -O2
# 定义目标文件和依赖关系
SRC = main.c func.c
OBJ = $(SRC:.c=.o)
DEP = $(SRC:.c=.d)
# 默认目标
all: myprog
# 生成可执行文件
myprog: $(OBJ)
$(CC) $(CFLAGS) $^ -o $@
# 编译源文件为目标文件
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $@
# 生成依赖文件
%.d: %.c
$(CC) -MM $< > $@
# 包含依赖文件
-include $(DEP)
# 清除生成的文件
clean:
$(RM) $(OBJ) $(DEP) myprog
该Makefile包含了以下规则：
- 定义编译器和编译选项
- 定义源文件、目标文件和依赖关系
- 定义默认目标，即生成可执行文件
- 生成可执行文件的规则，依赖于所有目标文件
- 编译源文件为目标文件的规则
- 生成依赖文件的规则，用于自动化处理头文件依赖关系
- 包含依赖文件的规则，用于确保头文件修改后能够正确重新编译
- 清除生成的文件的规则
通过在终端中运行make命令，即可根据该Makefile生成可执行文件。如果需要重新编译，则只需修改源文件，运行make命令即可自动化处理依赖关系并重新编译。